- 110nm, 130nm급 반도체 소자 연구 개발
- 차세대 집적공정 연구 및 개발
- Logic 신제품 개발
- 소자 simulation 및 mask 제작
- 제품의 수율 향상

1) 경력 조건 ( 해당부문 경력 3년이상자 )
- 반도체 Process Integration 경험자
- CMOS 반도체 소자 제작 / 평가 경험자
- Al 배선 및 Cu배선 공정 전문가
- Layout및 Mask 제작 전문가

2) 보유 지식 및 역량 조건
- 반도체 소자 기술
- 반도체 Process Integration 기술
- 반도체 소자 layout 및 소자 simulation 기술
- Digital / Analog 제품 특성 평가 지식

3) 남자/ 대리~과장급 / 이공계 학사이상 / 20대 후반~30대 후반
4) 영어 TOEIC 점수 소지자 (Engineer Level 이상)

- 원서 마감후 1차(서류) 합격자에 한하여 개별연락
- 이력서에 연락처, 희망연봉 게재
- 해외여행에 결격 사유가 없는 자