- Digital 회로 설계 (ASIC / FPGA)
: High Speed Interface 및 SerDes Digital IP 회로 설계 및 검증
(예 : eDP, MIPI, Vx1, CEDS 등)
: Digital IP 설계 (DSC, FEC, HDCP 등)
- FPGA를 활용한 IP 설계 및 검증
: FPGA IP (GTY, SerDes, FPLL 등) 활용한 고속 Interface 회로 설계
- MCU Bus Architecture 및 Peripheral IP 설계

전공: 전자

우대사항:
- Digital 회로 설계 전공자
- RTL 설계 경험 보유자 (Verilog, System Verilog등)
- 인터페이스 표준 스펙 및 SerDes IP 설계 경험자
(예 : eDP, MIPI, Vx1, BoW, UCIe, PCIe)
- Display 관련 ASIC IC 경험자 (예 : T-Con, Mobile Driver IC, Source Driver IC)
- MCU Firmware 경험자
- Ethernet 설계 경험자 (MAC, Link Layer, PHY Interface 등)
- 영어 능통자

- 원서 마감후 1차(서류) 합격자에 한하여 개별연락
- 해외여행에 결격 사유가 없는 자